Síguenos en:
 Vista normal  Vista MARC  Vista ISBD

ISA system architecture

Por: Shanley, T [Autor] .Colaborador(es): Anderson, Don [Autor] .Tipo de material: TextoTextoEditor: Massachusetts: Addison-Wesley Pub., 1995Edición: Tercera edición.Descripción: 508 páginas: 23 cm.ISBN: 0 201 40996 8.Tema(s): COMPUTADORAS  | DISEÑO DE SISTEMAS  | MICROPROCESADOR Clasificación CDD: 004.324/S47
Contenidos:
1. Intro to microprocessor communications -- 2. Introduction to the Bus Cycle -- 3. Addressing I/O and memory -- 4. The address decode logic -- 5. The 80286 microprocessor -- 6. The reset logic -- 7. The power-up sequence -- 8. The 80286 system Kernel: the engine -- 9. Detailed view of the 80286 bus cycle -- 10. The 80386 DX and SX microprocessors -- 11. The 80386 system Kernel -- 12. Detailed view of the 80386 Bus cycles
    Valoración media: 0.0 (0 votos)
Tipo de ítem Colección Signatura Estado Código de barras
Libros Libros Colección Bibliográfica 004.324/S47 (Navegar estantería) Disponible ROJ0000688
Total de reservas: 0

Incluye índice: páginas 509-517

1. Intro to microprocessor communications -- 2. Introduction to the Bus Cycle -- 3. Addressing I/O and memory -- 4. The address decode logic -- 5. The 80286 microprocessor -- 6. The reset logic -- 7. The power-up sequence -- 8. The 80286 system Kernel: the engine -- 9. Detailed view of the 80286 bus cycle -- 10. The 80386 DX and SX microprocessors -- 11. The 80386 system Kernel -- 12. Detailed view of the 80386 Bus cycles

Haga clic en una imagen para verla en el visor de imágenes